Alvaro Joy спросил 2 года назад
spesial
western digital corp. (nasdaq: wdc) hari ini melansir tiga inovasi open-source teranyar pada acara risc-v summit yang didesain bakal mensupport upaya-upaya pembangunan risc-v domestik western digital dan ekosistem risc-v yang tumbuh. dalam pidatonya, chief technology officer western digital, martin fink, cuy138 membeberkan rencana-rencana buat meluncurkan sebuah versi open source dari risc-v core, suatu inisiatif konvensional terbuka untuk cache coherent memory pada sebuah jaringan serta satu buah simulator rampai instruksi open source risc-v. berbagai inovasi tersebut diharapkan bisa memacu ekspansi arsitektur komputasi terbuka yang didesain privat menurut lingkungan big statistik dan juga fast data. western digital telah berperan aktif dalam menolong buat mempresentasikan ekosistem risc-v, termasuk beraneka pendanaan dan juga kemitraan yang strategis, dan mencoba kemajuannya pada tujuan yang suah dijanjikan, amd software master (http://www.wikinawa.fr) yakni mentransisi satu miliar core prosesor perusahaan ke arsitektur risc-v.
«karena big keterangan serta fast statistik tetap berkembang, teknologi-teknologi yang didesain privat selaku penting untuk membuka angka tulen fakta yang didapatkan dari sebanyak besar aplikasi-aplikasi informasi sentris kali ini,» plus fink. «swerv core kami serta inisiatif cache coherency fabric yang baru mempertunjukkan kemungkinan-kemungkinan berarti yang sanggup direalisasikan atas membawa data mendekati sentral pemrosesan (komputasi). berbagai sokongan yang direncanakan ini pada komunitas open-source dan juga komitmen konstan dari inisiatif risc-v memintakan kapasitas yang bagus bakal memesatkan inovasi kolaboratif dan juga penemuan-penemuan yang berhubungan bersama data.»
risc-v yaitu satu buah arsitektur kelompok instruksi terbuka serta terukur yang membuat pluralitas aplikasi-aplikasi dan juga berat kegiatan big fakta dan fast keterangan bisa tumbuh dalam pusat-pusat keterangan core dan juga dalam sistem-sistem mobile yang terisolasi at the edge. keadaan ini membagikan suatu alternatif pada arsitektur-arsitektur komputasi normal yang konvensional kala ini. sama risc-v, beraneka antarmuka tolak ukur terbuka mampu digunakan buat menguatkan pemrosesan khusus, computer solusi-solusi memory-sentris, peranti penyimpanan istimewa serta aplikasi-aplikasi yang terkoneksi sebagai fleksibel.
western digital berencana buat open source risc-v swerv core barunya, yang mempunyai suatu bentuk superscalar 2-cara. risc-v swerv core western digital merupakan satu buah core pipeline 32-bit sama 9 stage yang membolehkan sebagian instruksi buat diisi serentak dan dilakukan bersamaan, mempersingkat durasi yang diperlukan untuk menerapkan beragam program. masalah ini adalah core yang singkat dan juga konsekutif yang diterapkan pada 4,9 coremarks/mhz1. desain sesuai dayanya mengusulkan kecepatan clock hingga 1,8ghz1 pada suatu teknologi cara cmos 28mm. maskapai ini berencana mengenakan swerv core yang dibenamkan pada beragam desain, termasuk kontroler flash serta ssd. melahirkan core itu jadi open source diharapkan supaya mendorong pengembangan aplikasi-aplikasi data-sentris anyar seperti internet of things (iot), pemrosesan aman, kontrol-kontrol industrial dan lainnya.
omnixtend™ dari western digital adalah suatu pendekatan terbuka hangat bakal mempersiapkan cache coherent memory diatas suatu fabrik ethernet. arsitektur metode memory-sentris ini mengagih beraneka antarmuka konvensional terbuka buat akses dan bermacam data lin prosesor, akselerator machine learning, gpu, fpga dan juga komponen-komponen lainnya. situasi ini yakni solusi terbuka bakal mengkaitkan memory sebagai realistis ke proseor dan memintakan sokongan mungkin menurut fabrik termutakhir yang menjalin komponen-komponen komputasi, penyimpanan, memory dan i/o.
western digital hari ini pula mempromosikan swerv instruction set simulator (iss)™ open source-nya, yang mengusulkan sokongan percobaan komplet untuk dipakai bersama core risc-v. iss ialah satu buah program komputer yang memperagakan eksekusi instruksi-instruksi dari suatu prosesor. kondisi ini mengizinkan perihal eksternal sanggup dicontohkan, semacam kelengahan pemrosesan dan menentukan core risc-v beroperasi seperti mana mestinya. maskapai ini memakai swerv iss untuk memperagakan dan sebagai kencang serta memvalidasi swerv core, sama lebih dari 10 miliar instruksi dijalankan. western digital berharap swerv core dan juga swerv iss hendak membantu memperlancar pabrik untuk alih ke arsitektur jemaah instruksi open source.
«komputasi yang cepat, kritis serta kukuh bukan lagi sebagai formula kemenangan buat komputasi edge dan endpoint. karena data bergerak ke struktur edge untuk pemrosesan serta pengamatan, arsitektur-arsitektur yang bisa dikonfigurasikan akan selaku lebih sepadan bakal mengisi keinginan berat aktivitas aplikasi bergairah yang berat, terutama pada statistik yang dibuahi dari artificial intelligence serta internet of things,» ujar mario morales, program vice president, enabling technologies and semiconductors, idc. «efisiensi daya, kinerja susunan dan daya kecil tentu sebagai pengukuran penting bagi arsitektur komputasi edge serta endpoint.»
